<rt id="oiq6w"><optgroup id="oiq6w"></optgroup></rt>
<option id="oiq6w"><optgroup id="oiq6w"></optgroup></option><tr id="oiq6w"><optgroup id="oiq6w"></optgroup></tr><rt id="oiq6w"><small id="oiq6w"></small></rt>
<acronym id="oiq6w"></acronym>
<rt id="oiq6w"><small id="oiq6w"></small></rt>
快速发布采购 管理采购信息

W25Q64FV 3V 64M位串行闪存,带双/四SPI和QPI

时间:2019-8-17, 来源:互联网, 文章类别:元器件知识库

一般说明W25Q64FV(64M位)串行闪存为空间、插脚和电源有限的系统提供存储解决方案。25Q系列的灵活性和性能远远超过了普通的串行闪存设备。它们非常适合代码隐藏到RAM,直接从双/四SPI(XIP)执行代码,并存储语音、文本和数据。该装置在单个2.7V至3.6V电源上运行,电流消耗低至4mA,断电时为1微安。所有设备均采用节省空间的包装。W25Q64FV阵列被组织成32768个可编程页面,每个页面256字节。一次最多可编程256个字节??梢园?6组(4KB扇区擦除)、128组(32KB块擦除)、256组(64KB块擦除)或整个芯片(芯片擦除)擦除页面。W25Q64FV具有2048个可擦除扇区和128个可擦除块。小型4KB扇区允许在需要数据和参数存储的应用程序中具有更大的灵活性W25Q64FV支持标准串行外围接口(SPI)、双/四I/O SPI以及2CLOCK指令周期四外围接口(QPI):串行时钟、芯片选择、串行数据I/O0(DI)、I/O1(DO)、I/O2(/WP)和I/O3(/HOLD)。支持高达104MHz的SPI时钟频率,当使用快速读取的双/四I/O和QPI指令时,允许双I/O的等效时钟速率为208MHz(104MHz x 2)和四I/O的等效时钟速率为416MHz(104MHz x 4)。这些传输速率可以优于标准的异步8位和16位并行闪存。连续读取模式允许高效的内存访问,读取24位地址的指令开销只有8个时钟,允许真正的XIP(就地执行)操作。一个保持针,写?;ふ牒涂杀喑绦幢;?,与顶部或底部阵列控制,提供进一步的控制灵活性。此外,该设备支持jedec标准制造商和设备标识、64位唯一序列号和三个256字节安全寄存器。2。特性SPIRash存储器系列–W25Q64FV:64M位/8M字节(8388608)–标准SPI:CLK,/CS,DI,DO,/WP,/HOLD–双SPI:CLK,/CS,IO0,IO1,/WP,/HOLD–四SPI:CLK,/CS,IO0,IO1,IO2,IO3–QPI:CLK,/CS,IO0,IO1,IO2,IO3最高性能串行闪存–104MHz标准/双/四SPI时钟–208/416MHz等效双/四SPI–50MB/s连续数据传输速率–超过100000个擦除/程序周期–超过20年的数据保留高效“连续读取”和QPI模式–8/16/32/64字节的连续读取–AS地址存储器只有8个时钟–四外围接口(QPI)减少了指令开销–允许真正的XIP(就地执行)操作–优于x16并行闪存低功耗、宽温度范围–单2.7至3.6V电源–4mA有功电流,<1微安断电(典型)。)–-40°C至+85°C工作范围具有4KB扇区的灵活架构–统一扇区擦除(4K字节)–统一块擦除(32K和64K字节)–每个可编程页面的程序1至256字节–擦除/程序挂起和恢复高级安全功能–软件和硬件重新写入?;えC顶部/底部,4KB补充阵列?;えC电源锁定和OTP?;えC每个设备的64位唯一ID–可发现参数(SFDP)寄存器–3x256字节安全寄存器和OTP锁–易失性和非易失性状态寄存器位SPACE高效包装–8针SOIC/VSOP 208 mil–8针WSON 6x5 mm/8x6 mm–8针XSON 4x4 mm–16针SOIC 300 mil–8针PDIP 300 mil–24球TFBGA 8x6 mm–16球WLCSP–联系Winbond了解KGD和其他选项

Pin描述
芯片选择(/cs)SPI芯片选择(/cs)引脚启用和禁用设备操作。当/cs高时,设备被取消选择,串行数据输出(do或io0、io1、io2、io3)引脚处于高阻抗。当取消选择时,除非正在进行内部擦除、程序或写入状态寄存器循环,否则设备的功耗将处于待机状态。当/cs变低时,设备将被选择,功耗将增加到激活水平,指令可以写入设备并从设备读取数据。通电后,/cs必须从高到低转换才能接受新指令。/cs输入必须跟踪加电和断电时的VCC电源水平。如果需要,可以使用上拉电阻/cs来完成此操作。
串行数据输入、输出和IOS(DI、DO和IO0、IO1、IO2、IO3)W25Q64FV支持标准SPI、双SPI、四SPI和QPI操作。标准SPI指令使用单向DI(输入)管脚在串行时钟(CLK)输入管脚的上升沿向设备串行写入指令、地址或数据。标准SPI还使用单向DO(输出)从CLK下降沿上的设备读取数据或状态。双/四SPI和QPI指令使用双向IO引脚将指令、地址或数据串行写入CLK上升沿上的设备,并从CLK下降沿上的设备读取数据或状态。四SPI和QPI指令要求设置状态寄存器-2中的非易失性四启用位(QE)。当qe=1时,/wp pin变为io2,/hold pin变为io3。
写?;ぃ?wp)写?;ぃ?wp)引脚可用于防止状态寄存器被写入。与状态寄存器的块?;ぃ╟mp、sec、tb、bp2、bp1和bp0)位和状态寄存器?;ぃ╯rp)位一起使用,一个小到4kb扇区或整个内存阵列的部分可以受到硬件?;?。/wp针处于低激活状态。但是,当状态寄存器2的qe位设置为四输入/输出时,/wp pin函数不可用,因为该pin用于i o 2
保持(hold)(/hold)当设备处于活动状态时,/hold pin允许设备暂停。当/hold变低时,当/cs变低时,do引脚将处于高阻抗,DI和CLK引脚上的信号将被忽略(不在乎)。当/保持高位时,设备操作可以恢复。当多个设备共享相同的SPI信号时,/hold功能非常有用。/HOLD引脚处于低激活状态。当状态寄存器-2的qe位设置为四输入/输出时,/hold pin功能不可用,因为该pin用于io3。
串行时钟(CLK)SPI串行时钟输入(CLK)引脚为串行输入和输出操作提供定时。

标准SPI指令通过SPI兼容总线访问W25Q64FV,该总线由四个信号组成:串行时钟(CLK)、芯片选择(CS)、串行数据输入(DI)和串行数据输出(DO)。标准SPI指令使用DI输入引脚将指令、地址或数据串行写入CLK上升沿上的设备。DO输出引脚用于从CLK下降沿上的设备读取数据或状态。支持SPI总线运行模式0(0,0)和3(1,1)。模式0和模式3之间的主要区别在于当SPI总线主设备处于待机状态且数据未传输到串行闪存时CLK信号的正常状态。对于模式0,CLK信号通常在/cs的下降和上升边缘较低。对于模式3,CLK信号通常在/cs的下降和上升边缘高。
双SPI指令W25Q64FV在使用“快速读取双输出(3BH)”和“快速读取双I/O(BBH)”等指令时支持双SPI操作。这些指令允许数据以普通串行闪存设备速率的2到3倍的速度传输到设备或从设备传输数据。双SPI读取指令非常适合在通电(代码阴影)时快速将代码下载到RAM,或直接从SPI总线(XIP)执行非速度关键代码。当使用双SPI指令时,DI和DO管脚成为双向I/O管脚:IO0和IO1。
功率

四路SPI指令W25Q64FV在使用“快速读取四路输出(6Bh)”、“快速读取四路I/O(EBH)”、“字读取四路I/O(E7H)”和“八路字读取四路I/O(E3H)”等指令时支持四路SPI操作。这些指令允许数据传输到设备或从设备传输到普通串行闪存速率的四到六倍。四读指令显著提高了连续和随机访问传输速率,允许从SPI总线(XIP)直接对RAM进行快速代码隐藏或执行。当使用四个SPI指令时,DI和DO管脚分别变为双向IO0和IO1,/wp和/hold管脚分别变为IO2和IO3。四SPI指令要求设置状态寄存器2中的非易失性四启用位(QE)。
qpi指令只有在使用“启用qpi(38h)”指令将设备从标准/双/四SPI模式切换到qpi模式时,w25q64fv才支持四外围接口(qpi)操作。典型的SPI协议要求字节长的指令码只能通过8个串行时钟中的DI管脚转移到设备中。QPI模式利用所有四个IO引脚输入指令代码,因此只需要两个串行时钟。这可以显著降低SPI指令开销,并提高XIP环境中的系统性能。标准/双/四SPI模式和QPI模式是独家配件。在任何给定时间只能有一个模式处于活动状态?!捌粲胵pi(38h)”和“禁用qpi(ffh)”指令用于在这两种模式之间切换。通电或使用“Reset(99h)”指令进行软件重置后,设备的默认状态为标准/双/四SPI模式。要启用QPI模式,需要设置状态寄存器-2中的非易失性四元启用位(QE)。当使用qpi指令时,di和do管脚分别变成双向io0和io1,/wp和/hold管脚分别变成io2和io3。
保持功能对于标准SPI和双SPI操作,/保持信号允许W25Q64FV操作在主动选择时暂停(当/cs低)。如果SPI数据和时钟信号与其他设备共享,则/hold功能可能很有用。例如,当优先级中断需要使用SPI总线时,考虑是否只部分写入了页面缓冲区。在这种情况下,/hold函数可以将指令和数据的状态保存在缓冲区中,这样一旦总线再次可用,编程就可以在停止的地方恢复。/hold功能仅适用于标准SPI和双SPI操作,不适用于Quad SPI或QPI。
要启动A/HOLD条件,必须在/CS低的情况下选择设备。如果CLK信号已经低,A/HOLD(保持)状态将在/HOLD(保持)信号的下降沿激活。如果CLK尚未降低,则/保持状态将在CLK的下一个下降沿之后激活。如果CLK信号已经低,则/hold条件将在/hold信号的上升沿终止。如果CLK还没有降低,/保持状态将在CLK的下一个下降沿后终止。在A/HOLD状态下,串行数据输出(DO)为高阻抗,忽略串行数据输入(DI)和串行时钟(CLK)。在/hold操作的整个过程中,芯片选择(/cs)信号应保持激活(低),以避免重置设备的内部逻辑状态。

使用非易失性内存的写?;びτ贸绦虮匦肟悸窃肷推渌赡芩鸷κ萃暾缘牟焕低程跫目赡苄?。为了解决这个问题,W25Q64FV提供了几种方法来?;な莶皇芤馔庑慈氲挠跋?。
写?;すδ?br />当VCC低于阈值时设备重置上电后延时写入禁用写入启用/禁用指令和擦除或编程后自动写入禁用软件和硬件(/wp pin)使用状态寄存器写入?;?#61623;使用断电指令写入?;げ僮?#61623;锁定状态寄存器的写?;ぶ钡较乱淮渭拥?#61623;一次性程序(OTP)使用状态寄存器对阵列和安全寄存器的写?;?
*注意:此功能在特殊订单上提供。详情请联系Winbond。
通电或断电时,W25Q64FV将保持重置状态,同时VCC低于VWI的阈值(参见通电定时和电压水平以及图43)。重置时,所有操作都被禁用,无法识别指令。在通电期间和VCC电压超过VWI后,所有程序和擦除相关指令将在TPUW的时间延迟内进一步禁用。这包括写入启用、页面程序、扇区擦除、块擦除、芯片擦除和写入状态寄存器指令。注意,芯片选择管脚(/cs)必须在通电时跟踪VCC电源水平,直到达到VCC最小水平和TVL时间延迟,并且还必须在断电时跟踪VCC电源水平,以防止不利的命令序列。如果需要,可以使用上拉电阻/cs来完成此操作。
通电后,设备将自动置于写禁用状态,状态寄存器写启用闩锁(WEL)设置为0。在接受页面程序、扇区擦除、块擦除、芯片擦除或写入状态寄存器指令之前,必须发出写启用指令。完成程序、擦除或写入指令后,写入启用闩锁(WEL)将自动清除为0的写入禁用状态。
使用写状态寄存器指令和设置状态寄存器?;ぃ╯rp0、srp1)和块?;ぃ╟mp、sec、tb、bp2、bp1和bp0)位,可以简化软件控制的写?;?。这些设置允许将一个小到4KB扇区的部分或整个内存阵列配置为只读。与写?;ぃ?wp)管脚一起使用,可以在硬件控制下启用或禁用对状态寄存器的更改。有关更多信息,请参阅状态注册部分。此外,掉电指令提供了额外级别的写?;?,因为除了释放掉电指令之外,所有指令都被忽略。

状态寄存器和指令读取状态寄存器-1和状态寄存器-2指令可用于提供闪存阵列可用性的状态,如果设备为写启用或禁用、写?;ぷ刺?、四元SPI设置、安全寄存器锁定状态和擦除/程序暂停状态。写状态寄存器指令可用于配置设备写?;すδ?、四SPI设置和安全寄存器OTP锁。对状态寄存器的写访问由非易失性状态寄存器?;の唬╯rp0、srp1)、写启用指令的状态以及标准/双SPI操作期间的/wp pin控制。
状态寄存器
忙/闲是状态寄存器(S0)中的只读位,当设备执行页程序、四页程序、扇区擦除、块擦除、芯片擦除、写入状态寄存器或擦除/程序安全寄存器指令时,该位被设置为1状态。在此期间,设备将忽略除读取状态寄存器和擦除/程序暂停指令以外的其他指令(参见交流特性中的tw、tpp、tse、tbe和tce)。当程序、擦除或写入状态/安全寄存器指令完成时,忙碌位将被清除为0状态,表示设备已准备好接受进一步的指令。
写启用闩锁(WEL)写启用闩锁(WEL)是状态寄存器(S1)中的一个只读位,在执行写启用指令后设置为1。当设备被写禁用时,WEL状态位被清除为0。一个写禁用状态发生在通电时或以下任何指令之后:写禁用、页程序、四页程序、扇区擦除、块擦除、芯片擦除、写状态寄存器、擦除安全寄存器和程序安全寄存器。
块?;の唬╞p2、bp1、bp0)块?;の唬╞p2、bp1、bp0)是提供写?;た刂坪妥刺淖刺拇嫫鳎╯4、s3和s2)中的非易失性读/写位??楸;の豢梢允褂眯醋刺拇嫫髦噶钌柚茫ú渭涣魈匦灾械膖w)。内存阵列的全部、全部或一部分都可以免受程序和擦除指令的?;ぃㄇ氩卧淖刺拇嫫髂诖姹;け恚???楸;の坏某龀仙柚梦?,不受阵列?;?。
顶部/底部块?;ぃ═B)非易失性顶部/底部位(TB)控制块?;の唬˙P2、BP1、BP0)是否从阵列的顶部(TB=0)或底部(TB=1)进行?;?,如状态寄存器内存?;け硭?。出厂默认设置为tb=0。根据srp0、srp1和wel位的状态,可以用写状态寄存器指令设置tb位。
扇区/块?;ぃ╯ec)非易失性扇区/块?;の唬╯ec)控制块?;の唬╞p2、bp1、bp0)是否?;ふ罅卸ゲ浚╰b=0)或底部(tb=1)的4KB扇区(sec=1)或64KB块(sec=0),如状态寄存器内存?;け硭?。默认设置为sec=0。
补码?;ぃ–MP)补码?;の唬–MP)是状态寄存器(S14)中的非易失性读/写位。它与sec、tb、bp2、bp1和bp0位结合使用,为阵列?;ぬ峁└蟮牧榛钚?。

CMP设置为1,以前由SEC、TB、BP2、BP1和BP0设置的阵列?;そ醋?。例如,当cmp=0时,可以?;で?KB扇区,而阵列的其余部分则不受?;?;当cmp=1时,前4KB扇区将变得不受?;?,而阵列的其余部分将变为只读。有关详细信息,请参阅状态寄存器内存?;け?。默认设置为cmp=0。
状态寄存器?;ぃ╯rp1,srp0)状态寄存器?;の唬╯rp1和srp0)是状态寄存器(s8和s7)中的非易失性读/写位。SRP位控制写?;さ姆椒ǎ喝砑;?、硬件?;?、电源锁定或一次性可编程(OTP)?;?。

注:1.当srp1,srp0=(1,0),断电,加电循环将srp1,srp0变为(0,0)状态。2。此功能可通过特殊订购获得。详情请联系Winbond。
擦除/程序挂起状态(SUS)挂起状态位是状态寄存器(S15)中的只读位,在执行擦除/程序挂起(75H)指令后设置为1。SUS状态位通过擦除/程序恢复(7ah)指令以及断电、通电循环清除为0。
安全寄存器锁位(lb3、lb2、lb1)安全寄存器锁位(lb3、lb2、lb1)是状态寄存器(s13、s12、s11)中的非易失性一次性程序(otp)位,为安全寄存器提供写?;た刂坪妥刺?。LB3-0的默认状态为0,安全寄存器被解锁??梢允褂眯慈胱刺拇嫫髦噶罱玪b3-1单独设置为1。LB3-1是一次性可编程(OTP),一旦设置为1,相应的256字节安全寄存器将永久变为只读。
四元启用(QE)四元启用(QE)位是状态寄存器(S9)中允许四元SPI和QPI操作的非易失性读/写位。当QE位设置为0状态(订购选项为“ig”和“if”的零件号的出厂默认值)时,启用/wp pin和/hold。当QE位设置为1时

对于具有订购选项“IQ”的四元启用零件号,四元IO2和IO3引脚启用,并且禁用/wp和/hold功能。
在发出“启用qpi(38h)”将设备从标准/双/四SPI切换到qpi之前,需要将qe位设置为1,否则命令将被忽略。当设备处于qpi模式时,qe位将保持为1。qpi模式下的“写入状态寄存器”命令不能将qe位从“1”更改为“0”。
警告:如果在标准SPI或双SPI操作期间/wp或/hold引脚直接连接到电源或接地,则QE位不应设置为1。

指令W25Q64FV的标准/双/四SPI指令集由36条基本指令组成,这些基本指令通过SPI总线完全控制。指令从芯片选择的下降沿开始(/cs)。时钟进入DI输入的数据的第一个字节提供指令代码。DI输入端的数据首先在时钟的上升沿上进行采样,最高有效(MSB)。
W25Q64FV的QPI指令集由24条基本指令组成,这些基本指令通过SPI总线完全控制(见指令集表4)。指令从芯片选择的下降沿开始(/cs)。通过IO[3:0]引脚的第一个数据字节提供指令代码。所有四个IO管脚上的数据首先在时钟上升沿上采样,最高有效位(MSB)。所有的QPI指令、地址、数据和虚拟字节都使用所有的四个IO引脚,以每两个串行时钟(CLK)传输每个数据字节。
指令的长度从一个字节到几个字节不等,后面可能是地址字节、数据字节、虚拟字节(不重要),在某些情况下还可能是一个组合。使用Edge/CS的上升沿完成说明。每个指令的时钟相对计时图包括在图5到42中。所有读取指令都可以在任何时钟位之后完成。但是,所有写入、编程或擦除的指令都必须在字节边界上完成(在一个完整的8位被打卡后,由CS驱动的高位),否则该指令将被忽略。此功能进一步防止设备意外写入。此外,当存储器正在编程或擦除时,或当状态寄存器正在写入时,除读取状态寄存器外的所有指令都将被忽略,直到程序或擦除循环完成。

技术文章分类
相关技术文章
广西快三一定牛